# Yosys ## 개요 **Yosys**는 오픈소스 하드웨어 설계용 **Verilog 합성 툴**(Verilog Synthesis Tool)로, FPGA(Field-Programmable Gate Array) ASIC(Application-Specific Integrated Circuit) 설계 과정에서 하드웨어 기술 언어(HDL)로 작성된 Veril...
검색 결과
"Verilog 합성"에 대한 검색 결과 (총 1개)
"Verilog 합성"에 대한 검색 결과 (총 1개)
# Yosys ## 개요 **Yosys**는 오픈소스 하드웨어 설계용 **Verilog 합성 툴**(Verilog Synthesis Tool)로, FPGA(Field-Programmable Gate Array) ASIC(Application-Specific Integrated Circuit) 설계 과정에서 하드웨어 기술 언어(HDL)로 작성된 Veril...