검색 결과

"Register-Transfer Level Intermediate Language"에 대한 검색 결과 (총 1개)

카테고리:

Yosys

기술 > 소프트웨어 개발 > FPGA 도구 | 익명 | 2025-09-09 | 조회수 86

Yosys 개요 Yosys는 오픈소스 하드웨어 설계용 Verilog 합성 툴(Verilog Synthesis Tool)로, FPGA(Field-Programmable Gate Array) ASIC(Application-Specific Integrated Circuit) 설계 과정에서 하드웨어 기술 언어(HDL)로 작성된 Verilog 코드를 논리 게이트 수…

#Yosys #Verilog 합성 #오픈소스 EDA #RTLIL #FPGA 도구