SR-IOV SR-IOV(Single Root I/O Virtualization, 단일 루트 I/O 가상화)는 하드웨어 수준에서 입출력(I/O) 장를 가상화하여 가상 머신(VM)이 물리적 장치에 직접 접근할 수 있도록 지원하는 기술입니다. 이 기술은 특히 네트워크 인터페이스 카드(NIC), GPU, 스토리지 컨트롤러와 같은 고성능 장치의 가상화 환경에서 성…
검색 결과
"레지스터"에 대한 검색 결과 (총 101개)
ELR (Exception Link Register) 1. 개요 ELR(Exception Link Register)은 CPU에서 예외(Exception)가 발생했을 때, 예외 처리 완료 후 원래의 실행 지점으로 돌아가기 위해 복귀 주소(Return Address)를 임시로 저장하는 특수 목적 레지스터이다. 컴퓨터 아키텍처에서 예외란 인터럽트(Interrup…
피연산자 (Operand) 1. 개요 피연산자(Operand)란 컴퓨터 프로그래밍 및 수학적 연산에서 연산자(Operator)에 의해 처리되는 대상이 되는 값이나 데이터를 의미한다. 연산자가 '무엇을 할 것인가'라는 동작을 정의한다면, 피연산자는 '무엇을 대상으로 할 것인가'라는 데이터를 제공하며, 이 둘의 조합을 통해 하나의 연산식(Expression)이…
벡터화 연산 개요 벡터화 연산(Vectorization)은 프로그래밍과 컴퓨터 아키텍처에서 반복적인 스칼라 연산을 벡 단위로 처리하여 프램의 성능 극대화하는 기입니다. 이 기은 특히 수치 계산, 데이터 분석, 머신닝, 과학 시뮬레이션 등 대량의 데이터를 다루는 분야에서 핵심적인 성능 향상 수단으로 사용됩니다. 벡터화는 CPU의 SIMD(Single Inst…
계층적 메모리 구조 개요 계층적 메모리 구조(Hierarchical Memory Structure)는 컴퓨터 시스템에서 성능과 비용의 균형을 맞추기 위해 다양한 종류의 메모리를 계층적으로 구성한 아키텍처 설계 원칙이다. 이 구조는 처리 속도가 빠르지만 용량이 제한적인 메모리를 CPU 근처에 배치하고, 용량은 크지만 접근 속도가 느린 메모리를 외부에 배치함으…
시스템 콜 (System Call) 1. 개요 시스템 콜(System Call)은 사용자 애플리케이션이 운영체제의 커널(Kernel, OS의 핵심 기능을 수행하는 중심부)이 제공하는 서비스에 접근하기 위해 사용하는 프로그래밍 인터페이스이다. 현대 운영체제는 시스템의 안정성과 보안을 위해 CPU의 실행 권한을 사용자 모드(User Mode)와 커널 모드(Ke…
중간 코드 생성 개요 중간 코드 생성( Code Generation)은 컴파일러의 핵심 단계 중 하나, 소스 코드 고수준 언어에서 하드웨어에 독립적인 중간 표현(Intermediate Representation,)으로 변환 과정입니다. 이 단계는 컴파일러의 프론트엔드(소스 언어 파싱)와 백엔드(기계어 생성)를 연결하는 다리 역할을 하며, 최적화 및 플랫폼 …
x86_64 x86_64(또는 x64, AMD64)은 x86 명령어 집합 아키텍처(x86 ISA)의 64비트 확장 버전으로, 32비트 x86 아키텍처를 기반으로 하면서도 64비트 연산과 더 넓은 주소 공간을 지원하는 프로세서 아키텍처이다. 이 아키텍처는 현대의 데스크톱, 서버, 워크스테이션 등 대부분의 개인 컴퓨터와 클라우드 인프라에서 널리 사용되고 있으며…
재배치 (Relocation) 개요 재배치(Relocation)란 프로그램이 메모리의 특정 물리적 주소에 고정되지 않고, 실행 시점에 가용한 메모리 공간에 따라 주소를 변경하여 적절하게 배치하는 프로세스를 의미합니다. 현대적인 운영체제는 멀티프로그래밍(Multiproument) 환경을 지원하기 때문에, 여러 프로세스가 동시에 메모리에 상주하게 됩니다. 이때…
ChaCha20 개요 ChaCha20는 대칭 암호화 알고리즘 중 하나인 스트림 암호(Stream Cipher)로, 널리 사용되는 AES(Advanced Encryption Standard)의 대안으로 설계되었습니다. 2008년 수학자이자 암호학자인 다니엘 J. 베르나이스(Daniel J. Bernstein)에 의해 개발되었으며, 고속 소프트웨어 암호화를 목…
PHY 칩 개요 PHY 칩(Physical Layer Chip, 물리계층 칩)은 통신 네트워크에서 데이터 전송의 가장 하위 계층인 물리 계층(Physical Layer)을 담당하는 하드웨어 구성 요소입니다. 이 칩은 디지털 신호를 아날로그 신호로 변환하거나 그 반대로 변환하는 역할을 수행하며, 네트워크 인터페이스 카드(NIC), 라우터, 스위치, 모뎀, I…
하드웨어 합성 알고리즘 (Hardware Synthesis Algorithms) 하드웨어 합성 알고리즘은 하드웨어 기술 언어(HDL)로 작성된 추상적인 설계 명세를 실제 물리적인 회로 연결 관계인 넷리스트(Netlist)로 변환하는 자동화된 최적화 프로세스입니다. 수백만 개의 게이트가 포함된 현대의 SoC(System on Chip) 설계에서 인간이 수동으…
하드웨어 기반 변환 (Hardware-based Conversion) 1. 개요 하드웨어 기반 변환이란 데이터의 물리적 형태(신호)나 논리적 구조(포맷/프로토콜)를 변환하는 작업을 범용 CPU의 소프트웨어 명령어가 아닌, 전용 회로(Dedicated Circuitry)나 특수 목적 칩셋을 통해 직접 수행하는 기술을 의미한다. 일반적인 소프트웨어 기반 변환(…
멀티스레 개요 멀티스레(Multithreading은 하나의 프로스 내에서 여러의 스레드)를 동시에 실행하여로그램의 성과 반응성을상시키는 병렬팅 기법입니다 각 스레드 독립적인 실행 흐을 가지며, 프로세스의모리 공간과원을 공유으로써 효율적인 공유와 통신 가능합니다. 멀스레딩은 현 소프트웨어 개발에서 매우 중요한 개념으로, 특히 다중 코어 프로세서 환경에서 성능…
FPGA 개요 PGA(Field-Programmable Gate Array, 현장 프래머블 게이트 어레이)는 사용자가 필요에 따라 하드웨어 수준에서 논리 회로를 재구성할 수 있는도체 장치입니다.는 고정된능을 가진 전통적인 ASIC(Application-Specific Integrated Circuit)과 달리, 프로그래밍을 통해 다양한 디지털 시스템을 구현…
SError (System Error) 1. 개요 SError(System Error)는 프로세서가 외부 인터페이스로부터 비정상적인 응답을 받았을 때 발생하는 하드웨어 수준의 치명적인 예외 상황을 의미합니다. 일반적인 소프트웨어 예외와 달리, SError는 CPU 내부의 연산 오류가 아닌 시스템 버스(System Bus)나 주변 장치(Peripheral)와…
BLIS Framework BLIS Framework(BL-like Library Instantiation Software)는 고성능 선형 대수 연산을 위한 오픈소스 소프트웨어 라이브러리로 BLAS(Basic Linear Subprograms)와사한 인터페이스를 제공하면서도 보다 유연하고 최적화된 구현을 가능하게 하는 프레임워크입니다. BLIS는 수치 계산…
리클로킹 (Reclocking) 1. 개요 리클로킹(Reclocking)이란 디지털 시스템의 물리 계층(Physical Layer)에서 신호 무결성(Signal Integrity)을 확보하기 위해 사용하는 기술이다. 디지털 신호 전송 과정에서 누적된 타이밍 오차와 지터(Jitter, 신호의 시간축 상의 미세한 떨림)를 제거하기 위해, 입력 신호를 정밀한 기…
어셈블리 언어 (Assembly Language) 어셈블리 언어는 컴퓨터의 CPU가 직접 이해하는 기계어(Machine Code)와 일대일 대응 관계를 가지는 저수준 프로그래밍 언어이다. 이 언어는 특정 CPU 아키텍처에 종속적이라는 핵심적인 특성을 가진다. 1. 개요 어셈블리 언어는 0과 1로 이루어진 이진수 형태의 기계어를 인간이 읽을 수 있는 문자(니…
CUDA (Compute Unified Device Architecture) CUDA(Compute Unified Device Architecture)는 NVIDIA가 개발한 병렬 컴퓨팅 플랫폼 및 API 모델입니다. GPU(Graphics Processing Unit)가 본래 수행하던 그래픽 렌더링 작업을 넘어, 일반적인 계산 작업(General-Purp…