[[펜티엄 4]] (Pentium 4)
1. 개요
[펜티엄 4]는 [인텔]이 2000년부터 2006년까지 생산한 [[x86]] 아키텍처 기반의 고성능 마이크로프로세서 시리즈이다. [[펜티엄 III]]의 후속작으로 출시된 이 프로세서는 '넷버스트(NetBurst)'라는 새로운 아키텍처를 도입하여, 클럭 속도(Clock Speed, CPU가 초당 처리하는 사이클 횟수)를 극단적으로 높임으로써 연산 성능을 향상시키려는 전략을 취했다. 이는 당시 PC 시장의 주류였던 '메가헤르츠(MHz) 경쟁'에서 우위를 점하기 위한 인텔의 공격적인 설계 방향이었다.
2. 넷버스트(NetBurst) 아키텍처
넷버스트 아키텍처의 핵심은 하이퍼 파이프라이닝(Hyper-Pipelining)이다. 파이프라인이란 하나의 명령어를 처리하기 위해 단계를 세분화하여 여러 명령어를 동시에 처리하는 구조를 말한다. 펜티엄 4는 이 단계를 기존보다 훨씬 길게 설계하여, 각 단계의 처리 시간을 줄임으로써 더 높은 클럭 속도를 달성하고자 했다.
또한, [하이퍼스레딩] 기술을 도입했다. 이는 하나의 물리적 코어가 두 개의 논리적 프로세서로 인식되게 하여, CPU의 유휴 자원을 최소화하고 멀티태스킹 효율을 높이는 기술이다.
2.1. 펜티엄 III vs 펜티엄 4 아키텍처 비교
| 구분 |
펜티엄 III (P6 기반) |
펜티엄 4 (NetBurst 기반) |
| 파이프라인 단계 |
10단계 (상대적 짧음) |
20단계 → 31단계 (매우 김) |
| 설계 목표 |
IPC(클럭당 명령어 처리수) 최적화 |
최대 클럭 속도(GHz) 달성 |
| 스레드 처리 |
싱글 스레드 |
하이퍼스레딩 (논리적 듀얼 코어) |
| 명령어 처리 |
효율적인 분기 예측 |
공격적인 추측 실행 (Speculative Execution) |
2.2. 넷버스트 아키텍처 상세 구조 (개념 도식)
[ 명령어 인출 (Fetch) ]
↓
[ 명령어 디코딩 (Decode) ] → (매우 긴 파이프라인 단계: 20~31단계)
↓
[ 실행 유닛 (Execution Units) ] ← [ 하이퍼스레딩 스케줄러 ]
↓
[ 결과 쓰기 (Write-back) ]
※ 넷버스트는 명령어를 잘게 쪼개어 빠르게 흘려보내는 구조로, 클럭이 높을수록 처리량이 증가하지만, 예측 실패 시 파이프라인을 모두 비워야 하는 리스크가 큼.
3. 세대별 발전 및 변천사
펜티엄 4는 공정 미세화와 코어 설계를 통해 여러 차례의 리비전을 거쳤다. 초기 윌컷에서 시작해 전력 효율 문제를 해결하려 했던 프레스컷, 그리고 최종 단계인 세드노스로 이어졌다.
3.1. 코어 모델별 상세 제원
| 코어 이름 |
출시 연도 |
공정 |
최대 클럭 (당시 기준) |
L2 캐시 |
특징 |
| 윌컷 (Willamette) |
2000 |
180nm |
2.0 GHz |
256KB |
넷버스트 아키텍처의 시작 |
| 노스우드 (Northwood) |
2002 |
130nm |
3.4 GHz |
512KB |
전력 효율 및 성능의 정점 |
| 프레스컷 (Prescott) |
2004 |
90nm |
3.8 GHz |
1MB |
파이프라인 31단계 확장, 발열 심화 |
| 세드노스 (Cedar Mill) |
2006 |
65nm |
3.8 GHz |
2MB |
공정 미세화를 통한 발열 억제 |
4. 소켓 규격 및 메모리 지원
펜티엄 4는 아키텍처 변화와 전력 공급 방식의 변경에 따라 소켓 규격이 빈번하게 변경되었다.
4.1. 소켓 규격 변천사
- Socket 423: 초기 윌컷 모델에 사용되었으나 짧은 기간 사용됨.
- Socket 478: 노스우드와 초기 프레스컷 모델의 주력 소켓.
- LGA 775 (Land Grid Array): 핀이 CPU가 아닌 메인보드에 배치된 구조. 프레스컷 후기 모델부터 세드노스, 이후 [[펜티엄 D]]까지 사용된 표준 소켓.
4.2. 메모리 규격
- SDRAM → DDR SDRAM: 초기 모델은 PC100/133 SDRAM을 지원했으나, 곧바로 DDR(Double Data Rate) 메모리로 전환되었다.
- DDR2: LGA 775 소켓 도입과 함께 DDR2 메모리가 표준이 되었으며, 이는 더 높은 대역폭을 제공하여 고클럭 CPU의 데이터 병목 현상을 완화했다.
4.3. FSB (Front Side Bus)
펜티엄 4는 CPU와 메인보드 칩셋 사이의 데이터 통로인 FSB(전면 버스)를 통해 데이터를 주고받았다. 하지만 CPU 내부 클럭은 비약적으로 상승한 반면, FSB 속도의 증가 폭은 상대적으로 낮아 데이터 전송 속도가 CPU의 연산 속도를 따라가지 못하는 병목 현상이 발생했다. 이는 이후 인텔이 FSB를 제거하고 메모리 컨트롤러를 CPU 내부로 통합한 '코어' 아키텍처로 전환하게 된 주요 원인이 되었다.
5. 주요 특징 및 기술적 한계
5.1. 장점
- 압도적인 클럭 속도: 당시 경쟁사 대비 매우 높은 GHz 수치를 달성하여 단순 연산 속도에서 우위를 점했다.
- 하이퍼스레딩: OS 차원에서 두 개의 CPU로 인식하게 하여 서버 및 워크스테이션 환경에서 효율성을 높였다.
5.2. 기술적 한계 및 문제점
- 파이프라인 스톨(Pipeline Stall): 파이프라인이 너무 길어, 분기 예측(Branch Prediction)이 틀렸을 때 이미 처리 중이던 수십 단계의 명령어를 모두 폐기하고 다시 시작해야 하는 현상이 발생했다. 이는 실제 체감 성능(IPC)을 저하시키는 원인이 되었다.
- 전력 누설 및 발열: 클럭을 높이기 위해 전압을 올리면서 전력 소비가 급증했고, 특히 90nm 공정의 프레스컷 모델은 '전기 난로'라는 별명이 붙을 정도로 심각한 발열 문제를 겪었다.
6. 시장 평가 및 영향
펜티엄 4는 [[인텔]] 역사상 가장 논쟁적인 프로세서 중 하나이다. 출시 초기에는 시장을 지배했으나, [[AMD]]가 [애슬론 64]를 통해 '64비트 확장'과 '통합 메모리 컨트롤러'라는 효율적인 설계를 선보이며 위기를 맞았다.
이에 인텔은 대응책으로 EM64T(Extended Memory 64 Technology)를 도입하여 프레스컷 이후의 후기 모델부터 64비트 지원을 시작했다. 하지만 이미 효율성 중심의 설계로 넘어간 시장의 흐름을 되돌리기에는 역부족이었다.
인텔은 클럭 속도만으로는 성능 향상에 한계가 있다는 '클럭의 벽'을 실감하게 되었고, 결국 넷버스트 아키텍처를 폐기했다. 이후 인텔은 전력 효율과 IPC 향상에 집중한 [[코어 아키텍처]]로 선회하며 다시 시장 주도권을 잡게 된다.
6.1. 경쟁 모델 비교 (펜티엄 4 vs 애슬론 64)
| 구분 |
펜티엄 4 (NetBurst) |
애슬론 64 (K8) |
| 설계 철학 |
고클럭, 긴 파이프라인 |
고효율(IPC), 짧은 파이프라인 |
| 메모리 컨트롤러 |
외부 칩셋 위치 (FSB 방식) |
CPU 내부 통합 (HyperTransport) |
| 64비트 지원 |
후기 모델 (EM64T) |
초기부터 기본 지원 |
| 전력 효율 |
낮음 (발열 심함) |
상대적으로 높음 |
7. 관련 모델 및 파생 제품
- [셀러론]: 펜티엄 4의 L2 캐시 용량을 대폭 줄이고 클럭을 낮춘 보급형 라인업.
- [펜티엄 D]: 넷버스트 아키텍처의 단일 코어 성능 향상이 한계에 부딪히자, 펜티엄 4 코어 두 개를 하나의 패키지에 물리적으로 결합한 [[듀얼코어]] 프로세서이다. 이는 전력 소비와 발열 문제를 가중시켰으나, 멀티코어 시대로 넘어가는 과도기적 제품으로서의 역할을 했다.
- 익스트림 에디션 (Extreme Edition): 최상위 L2 캐시와 높은 클럭을 탑재한 하이엔드 유저 및 전문가용 모델.
분류: 기술 / 하드웨어 / 프로세서 아키텍처
# [[펜티엄 4]] (Pentium 4)
## 1. 개요
**[[펜티엄 4]](Pentium 4)**는 [[인텔]](Intel)이 2000년부터 2006년까지 생산한 [[x86]] 아키텍처 기반의 고성능 마이크로프로세서 시리즈이다. [[펜티엄 III]]의 후속작으로 출시된 이 프로세서는 '넷버스트(NetBurst)'라는 새로운 아키텍처를 도입하여, 클럭 속도(Clock Speed, CPU가 초당 처리하는 사이클 횟수)를 극단적으로 높임으로써 연산 성능을 향상시키려는 전략을 취했다. 이는 당시 PC 시장의 주류였던 '메가헤르츠(MHz) 경쟁'에서 우위를 점하기 위한 인텔의 공격적인 설계 방향이었다.
## 2. 넷버스트(NetBurst) 아키텍처
넷버스트 아키텍처의 핵심은 **하이퍼 파이프라이닝(Hyper-Pipelining)**이다. 파이프라인이란 하나의 명령어를 처리하기 위해 단계를 세분화하여 여러 명령어를 동시에 처리하는 구조를 말한다. 펜티엄 4는 이 단계를 기존보다 훨씬 길게 설계하여, 각 단계의 처리 시간을 줄임으로써 더 높은 클럭 속도를 달성하고자 했다.
또한, **[[하이퍼스레딩]](Hyper-Threading, HT)** 기술을 도입했다. 이는 하나의 물리적 코어가 두 개의 논리적 프로세서로 인식되게 하여, CPU의 유휴 자원을 최소화하고 멀티태스킹 효율을 높이는 기술이다.
### 2.1. 펜티엄 III vs 펜티엄 4 아키텍처 비교
| 구분 | 펜티엄 III (P6 기반) | 펜티엄 4 (NetBurst 기반) |
| :--- | :--- | :--- |
| **파이프라인 단계** | 10단계 (상대적 짧음) | 20단계 → 31단계 (매우 김) |
| **설계 목표** | IPC(클럭당 명령어 처리수) 최적화 | 최대 클럭 속도(GHz) 달성 |
| **스레드 처리** | 싱글 스레드 | 하이퍼스레딩 (논리적 듀얼 코어) |
| **명령어 처리** | 효율적인 분기 예측 | 공격적인 추측 실행 (Speculative Execution) |
### 2.2. 넷버스트 아키텍처 상세 구조 (개념 도식)
```text
[ 명령어 인출 (Fetch) ]
↓
[ 명령어 디코딩 (Decode) ] → (매우 긴 파이프라인 단계: 20~31단계)
↓
[ 실행 유닛 (Execution Units) ] ← [ 하이퍼스레딩 스케줄러 ]
↓
[ 결과 쓰기 (Write-back) ]
```
*※ 넷버스트는 명령어를 잘게 쪼개어 빠르게 흘려보내는 구조로, 클럭이 높을수록 처리량이 증가하지만, 예측 실패 시 파이프라인을 모두 비워야 하는 리스크가 큼.*
## 3. 세대별 발전 및 변천사
펜티엄 4는 공정 미세화와 코어 설계를 통해 여러 차례의 리비전을 거쳤다. 초기 윌컷에서 시작해 전력 효율 문제를 해결하려 했던 프레스컷, 그리고 최종 단계인 세드노스로 이어졌다.
### 3.1. 코어 모델별 상세 제원
| 코어 이름 | 출시 연도 | 공정 | 최대 클럭 (당시 기준) | L2 캐시 | 특징 |
| :--- | :---: | :---: | :---: | :---: | :--- |
| **윌컷 (Willamette)** | 2000 | 180nm | 2.0 GHz | 256KB | 넷버스트 아키텍처의 시작 |
| **노스우드 (Northwood)** | 2002 | 130nm | 3.4 GHz | 512KB | 전력 효율 및 성능의 정점 |
| **프레스컷 (Prescott)** | 2004 | 90nm | 3.8 GHz | 1MB | 파이프라인 31단계 확장, 발열 심화 |
| **세드노스 (Cedar Mill)** | 2006 | 65nm | 3.8 GHz | 2MB | 공정 미세화를 통한 발열 억제 |
## 4. 소켓 규격 및 메모리 지원
펜티엄 4는 아키텍처 변화와 전력 공급 방식의 변경에 따라 소켓 규격이 빈번하게 변경되었다.
### 4.1. 소켓 규격 변천사
1. **Socket 423**: 초기 윌컷 모델에 사용되었으나 짧은 기간 사용됨.
2. **Socket 478**: 노스우드와 초기 프레스컷 모델의 주력 소켓.
3. **LGA 775 (Land Grid Array)**: 핀이 CPU가 아닌 메인보드에 배치된 구조. 프레스컷 후기 모델부터 세드노스, 이후 [[펜티엄 D]]까지 사용된 표준 소켓.
### 4.2. 메모리 규격
- **SDRAM → DDR SDRAM**: 초기 모델은 PC100/133 SDRAM을 지원했으나, 곧바로 DDR(Double Data Rate) 메모리로 전환되었다.
- **DDR2**: LGA 775 소켓 도입과 함께 DDR2 메모리가 표준이 되었으며, 이는 더 높은 대역폭을 제공하여 고클럭 CPU의 데이터 병목 현상을 완화했다.
### 4.3. FSB (Front Side Bus)
펜티엄 4는 CPU와 메인보드 칩셋 사이의 데이터 통로인 **FSB(전면 버스)**를 통해 데이터를 주고받았다. 하지만 CPU 내부 클럭은 비약적으로 상승한 반면, FSB 속도의 증가 폭은 상대적으로 낮아 데이터 전송 속도가 CPU의 연산 속도를 따라가지 못하는 병목 현상이 발생했다. 이는 이후 인텔이 FSB를 제거하고 메모리 컨트롤러를 CPU 내부로 통합한 '코어' 아키텍처로 전환하게 된 주요 원인이 되었다.
## 5. 주요 특징 및 기술적 한계
### 5.1. 장점
- **압도적인 클럭 속도**: 당시 경쟁사 대비 매우 높은 GHz 수치를 달성하여 단순 연산 속도에서 우위를 점했다.
- **하이퍼스레딩**: OS 차원에서 두 개의 CPU로 인식하게 하여 서버 및 워크스테이션 환경에서 효율성을 높였다.
### 5.2. 기술적 한계 및 문제점
- **파이프라인 스톨(Pipeline Stall)**: 파이프라인이 너무 길어, 분기 예측(Branch Prediction)이 틀렸을 때 이미 처리 중이던 수십 단계의 명령어를 모두 폐기하고 다시 시작해야 하는 현상이 발생했다. 이는 실제 체감 성능(IPC)을 저하시키는 원인이 되었다.
- **전력 누설 및 발열**: 클럭을 높이기 위해 전압을 올리면서 전력 소비가 급증했고, 특히 90nm 공정의 프레스컷 모델은 '전기 난로'라는 별명이 붙을 정도로 심각한 발열 문제를 겪었다.
## 6. 시장 평가 및 영향
펜티엄 4는 [[인텔]] 역사상 가장 논쟁적인 프로세서 중 하나이다. 출시 초기에는 시장을 지배했으나, [[AMD]]가 **[[애슬론 64]](Athlon 64)**를 통해 '64비트 확장'과 '통합 메모리 컨트롤러'라는 효율적인 설계를 선보이며 위기를 맞았다.
이에 인텔은 대응책으로 **EM64T(Extended Memory 64 Technology)**를 도입하여 프레스컷 이후의 후기 모델부터 64비트 지원을 시작했다. 하지만 이미 효율성 중심의 설계로 넘어간 시장의 흐름을 되돌리기에는 역부족이었다.
인텔은 클럭 속도만으로는 성능 향상에 한계가 있다는 **'클럭의 벽'**을 실감하게 되었고, 결국 넷버스트 아키텍처를 폐기했다. 이후 인텔은 전력 효율과 IPC 향상에 집중한 **[[코어 아키텍처]]**로 선회하며 다시 시장 주도권을 잡게 된다.
### 6.1. 경쟁 모델 비교 (펜티엄 4 vs 애슬론 64)
| 구분 | 펜티엄 4 (NetBurst) | 애슬론 64 (K8) |
| :--- | :--- | :--- |
| **설계 철학** | 고클럭, 긴 파이프라인 | 고효율(IPC), 짧은 파이프라인 |
| **메모리 컨트롤러** | 외부 칩셋 위치 (FSB 방식) | CPU 내부 통합 (HyperTransport) |
| **64비트 지원** | 후기 모델 (EM64T) | 초기부터 기본 지원 |
| **전력 효율** | 낮음 (발열 심함) | 상대적으로 높음 |
## 7. 관련 모델 및 파생 제품
- **[[셀러론]](Celeron)**: 펜티엄 4의 L2 캐시 용량을 대폭 줄이고 클럭을 낮춘 보급형 라인업.
- **[[펜티엄 D]](Pentium D)**: 넷버스트 아키텍처의 단일 코어 성능 향상이 한계에 부딪히자, 펜티엄 4 코어 두 개를 하나의 패키지에 물리적으로 결합한 [[듀얼코어]] 프로세서이다. 이는 전력 소비와 발열 문제를 가중시켰으나, 멀티코어 시대로 넘어가는 과도기적 제품으로서의 역할을 했다.
- **익스트림 에디션 (Extreme Edition)**: 최상위 L2 캐시와 높은 클럭을 탑재한 하이엔드 유저 및 전문가용 모델.
분류: 기술 / 하드웨어 / 프로세서 아키텍처