오픈 파운드리 (Open Foundry)
1. 개요
오픈 파운드리는 반도체 제조 공정의 핵심 정보인 [PDK]를 공개하여, 외부 설계자가 특정 파운드리의 제약 없이 칩을 설계하고 제작할 수 있도록 지원하는 개방형 반도체 제조 모델이다.
기존의 폐쇄형 파운드리 모델에서는 설계자가 파운드리 업체와 엄격한 [NDA]를 체결해야만 공정 설계 키트에 접근할 수 있었다. 반면, 오픈 파운드리는 이러한 진입 장벽을 제거하여 누구나 표준화된 가이드라인에 따라 칩을 설계하고, 이를 파운드리에 제출하여 실제 실리콘 칩으로 구현할 수 있는 환경을 제공한다. 이는 소프트웨어 분야의 오픈 소스 혁신을 하드웨어 영역으로 확장하려는 시도에서 비롯되었다.
2. 작동 원리 및 구조
2.1 PDK의 공개와 표준화
오픈 파운드리의 핵심은 [PDK]의 공개에 있다. PDK는 특정 공정에서 칩을 설계하기 위해 필요한 물리적 규칙(Design Rules), 소자 모델(Device Models), 표준 셀 라이브러리(Standard Cell Libraries) 등이 포함된 데이터 세트이다.
오픈 파운드리는 이 PDK를 오픈 소스 라이선스로 배포하여, 설계자가 설계 단계에서부터 실제 제조 공정의 특성을 정확히 반영할 수 있게 한다. 또한, 표준화된 설계 인터페이스를 통해 다양한 [EDA] 툴과의 호환성을 확보한다.
2.2 워크플로우
외부 설계자가 칩을 제작하는 일반적인 과정은 다음과 같다.
1. PDK 다운로드: 공개된 저장소(GitHub 등)에서 대상 공정의 PDK를 확보한다.
2. 칩 설계: 오픈 소스 또는 상용 [[EDA]] 툴을 사용하여 회로 설계 및 레이아웃(Layout)을 작성한다.
3. 검증: DRC(Design Rule Check, 설계 규칙 검사) 및 LVS(Layout vs Schematic, 회로도-레이아웃 일치 검사)를 수행한다.
4. GDSII 제출: 최종 레이아웃 데이터 포맷인 [GDSII] 형식으로 플랫폼(예: Efabless)에 제출한다.
5. MPW 제작: 여러 설계자의 칩을 하나의 웨이퍼에 모아 제작하는 [MPW] 방식으로 생산한다.
2.3 폐쇄형 vs 오픈 파운드리 비교
| 구분 |
폐쇄형 파운드리 (Closed Foundry) |
오픈 파운드리 (Open Foundry) |
| PDK 접근성 |
[[NDA]] 체결 후 제한적 제공 |
오픈 소스 라이선스로 공개 제공 |
| 진입 장벽 |
매우 높음 (기업 규모, 계약 필요) |
매우 낮음 (개인, 학생, 스타트업 가능) |
| 설계 툴 |
고가의 상용 [[EDA]] 툴 중심 |
오픈 소스 [[EDA]] 툴 및 상용 툴 혼용 |
| 비용 구조 |
개별 계약 기반의 고비용 구조 |
[[MPW]] 셔틀 기반의 비용 분담 구조 |
| 주요 목적 |
상업적 대량 생산 및 수익 극대화 |
연구 개발, 프로토타이핑, 생태계 확장 |
3. 주요 특징 및 장점
3.1 설계 진입 장벽 완화 및 비용 절감
과거에는 칩 하나를 제작하기 위해 수억 원 이상의 [[EDA]] 툴 라이선스 비용과 파운드리 계약 비용이 필요했다. 오픈 파운드리는 무료 PDK와 오픈 소스 툴을 제공함으로써, 대학 연구실이나 소규모 스타트업이 아이디어를 빠르게 실리콘으로 검증할 수 있는 환경을 제공한다.
3.2 하드웨어 오픈소스 생태계와의 시너지
오픈 소스 CPU 아키텍처인 [[RISC-V]]와 같은 프로젝트와 결합하여 강력한 시너지를 낸다. 설계 도면(RTL)부터 물리적 레이아웃, 그리고 실제 제조 공정까지 모든 단계가 오픈 소스로 이루어지는 'Full-stack Open Source Hardware' 구현이 가능해진다.
4. 주요 프로젝트 및 사례
4.1 Google과 SkyWater의 협업
구글(Google)은 미국 파운드리 업체인 스카이워터(SkyWater Technology)와 협력하여 SkyWater 130nm 공정의 PDK를 오픈 소스로 공개했다. 이는 산업계 최초의 시도로, 누구나 구글의 인프라와 스카이워터의 공정을 이용해 칩을 설계하고 제작할 수 있는 길을 열었다. 최근에는 130nm를 넘어 더 미세한 공정 노드로의 확장과 PDK 공개를 위한 논의가 지속적으로 이루어지고 있다.
4.2 Efabless 플랫폼
Efabless는 오픈 파운드리 생태계를 가속화하는 플랫폼으로, 설계자가 웹 기반 인터페이스를 통해 칩을 설계하고 [[MPW]] 셔틀에 참여할 수 있도록 돕는다. 특히 'Open MPW' 프로그램을 통해 연 수회 정기적인 셔틀 주기를 제공하며, 선정된 프로젝트에 대해 제작 비용을 지원하기도 한다.
4.3 실제 제작 사례
- OpenLane: 자동화된 디지털 설계 흐름을 통해 수많은 오픈 소스 [[RISC-V]] 코어가 실제 칩으로 구현되었다.
- 연구용 가속기: 특정 AI 연산이나 암호화 알고리즘을 최적화한 소규모 가속기 칩들이 오픈 PDK를 통해 제작되어 성능이 검증되었다.
5. 기술적 세부 사항
5.1 오픈 소스 EDA 툴 목록
오픈 파운드리 환경에서 주로 사용되는 대표적인 오픈 소스 [[EDA]] 툴은 다음과 같다.
- Magic: VLSI 레이아웃 설계 및 편집 툴
- Netgen: LVS(Layout vs Schematic) 검증 툴
- KLayout: [[GDSII]] 파일 뷰어 및 편집기
- OpenROAD: RTL에서 [[GDSII]]까지의 과정을 자동화하는 통합 칩 설계 흐름 툴
- Yosys: Verilog RTL 합성(Synthesis) 툴
- Ngspice: 회로 시뮬레이션 툴
5.2 PDK 버전 관리 방식
오픈 PDK는 소프트웨어와 마찬가지로 지속적인 업데이트가 필요하며, 다음과 같은 방식으로 관리된다.
- Git 기반 버전 관리: GitHub 등의 저장소를 통해 PDK의 변경 사항을 추적하고 버전별 태그(Tag)를 부여하여 관리한다.
- Semantic Versioning: Major.Minor.Patch 형식을 사용하여 공정 규칙의 중대한 변경(Major)과 단순 버그 수정(Patch)을 명확히 구분한다.
- Regression Test: PDK 업데이트 시 기존에 설계된 칩의 동작이 변하지 않는지 확인하기 위해 표준 테스트 벤치를 활용한 회귀 테스트를 수행하여 안정성을 확보한다.
5.3 실제 칩 제작 비용 산정 사례 (추정치)
오픈 파운드리의 [[MPW]] 방식을 이용할 경우, 단독 제작 대비 비용이 획기적으로 낮아진다.
| 항목 |
단독 제작 (Full Mask) |
오픈 MPW (Shared Mask) |
비고 |
| 마스크 비용 |
수억 원 ~ 수십억 원 |
수백만 원 ~ 수천만 원 |
웨이퍼 면적 분할 사용 |
| EDA 툴 비용 |
연간 수억 원 (상용) |
0원 (오픈 소스 활용 시) |
라이선스 비용 제거 |
| 제작 기간 |
수개월 |
3~6개월 (셔틀 주기) |
정해진 일정에 맞춰 제출 |
| 최종 비용 |
매우 높음 |
매우 낮음 |
소규모 프로토타입 최적화 |
※ 위 수치는 공정 노드(예: 130nm)와 칩 면적에 따라 크게 달라질 수 있는 예시 값임.
6. 한계점 및 도전 과제
6.1 공정 미세화(Scaling)의 한계
현재 오픈 파운드리는 주로 130nm와 같은 성숙 공정(Mature Process)에 집중되어 있다. 5nm, 3nm와 같은 최첨단 미세 공정은 제조 공법 자체가 극비 사항이며, PDK의 복잡도가 매우 높아 이를 오픈 소스화하는 데에는 기술적, 상업적 제약이 크다.
6.2 지식재산권(IP) 보호 및 보안
설계 도면이 공개되는 환경에서는 핵심 IP의 유출 위험이 존재한다. 또한, 하드웨어 트로이 목마(Hardware Trojan)와 같이 설계 단계에서 악의적인 회로가 삽입될 가능성에 대한 보안 검증 문제가 제기되며, 이에 대한 신뢰할 수 있는 검증 체계 마련이 시급하다.
6.3 수율 관리 및 품질 보증
상업적 파운드리는 엄격한 수율(Yield) 보증을 제공하지만, 오픈 파운드리 모델에서는 설계자의 숙련도 부족으로 인한 불량률 상승 가능성이 높으며, 이에 대한 책임 소재가 불분명할 수 있다.
7. 향후 전망 및 영향
오픈 파운드리는 '반도체 민주화'를 이끌 것으로 전망된다. 과거 거대 기업의 전유물이었던 칩 설계 능력이 개인과 소규모 연구 집단으로 확산되면서, 특정 목적에 최적화된 '도메인 특화 아키텍처(DSA)' 연구가 가속화될 것이다.
또한, 학계에서는 이론적 설계에 그치지 않고 실제 실리콘 칩으로 결과를 증명하는 'Tape-out' 중심의 교육 패러다임이 정착될 것이며, 이는 전 세계적으로 반도체 설계 인력을 양성하는 데 크게 기여할 것으로 보인다. 장기적으로는 오픈 소스 하드웨어 표준이 정립되어, 소프트웨어의 리눅스(Linux)와 같은 강력한 하드웨어 생태계가 구축될 가능성이 높다.
# 오픈 파운드리 (Open Foundry)
## 1. 개요
오픈 파운드리는 반도체 제조 공정의 핵심 정보인 [[PDK]](Process Design Kit)를 공개하여, 외부 설계자가 특정 파운드리의 제약 없이 칩을 설계하고 제작할 수 있도록 지원하는 개방형 반도체 제조 모델이다.
기존의 폐쇄형 파운드리 모델에서는 설계자가 파운드리 업체와 엄격한 [[NDA]](Non-Disclosure Agreement, 비밀유지계약)를 체결해야만 공정 설계 키트에 접근할 수 있었다. 반면, 오픈 파운드리는 이러한 진입 장벽을 제거하여 누구나 표준화된 가이드라인에 따라 칩을 설계하고, 이를 파운드리에 제출하여 실제 실리콘 칩으로 구현할 수 있는 환경을 제공한다. 이는 소프트웨어 분야의 오픈 소스 혁신을 하드웨어 영역으로 확장하려는 시도에서 비롯되었다.
## 2. 작동 원리 및 구조
### 2.1 PDK의 공개와 표준화
오픈 파운드리의 핵심은 **[[PDK]](Process Design Kit)**의 공개에 있다. PDK는 특정 공정에서 칩을 설계하기 위해 필요한 물리적 규칙(Design Rules), 소자 모델(Device Models), 표준 셀 라이브러리(Standard Cell Libraries) 등이 포함된 데이터 세트이다.
오픈 파운드리는 이 PDK를 오픈 소스 라이선스로 배포하여, 설계자가 설계 단계에서부터 실제 제조 공정의 특성을 정확히 반영할 수 있게 한다. 또한, 표준화된 설계 인터페이스를 통해 다양한 [[EDA]](Electronic Design Automation) 툴과의 호환성을 확보한다.
### 2.2 워크플로우
외부 설계자가 칩을 제작하는 일반적인 과정은 다음과 같다.
1. **PDK 다운로드**: 공개된 저장소(GitHub 등)에서 대상 공정의 PDK를 확보한다.
2. **칩 설계**: 오픈 소스 또는 상용 [[EDA]] 툴을 사용하여 회로 설계 및 레이아웃(Layout)을 작성한다.
3. **검증**: DRC(Design Rule Check, 설계 규칙 검사) 및 LVS(Layout vs Schematic, 회로도-레이아웃 일치 검사)를 수행한다.
4. **GDSII 제출**: 최종 레이아웃 데이터 포맷인 [[GDSII]](Graphic Data System II) 형식으로 플랫폼(예: Efabless)에 제출한다.
5. **MPW 제작**: 여러 설계자의 칩을 하나의 웨이퍼에 모아 제작하는 [[MPW]](Multi-Project Wafer) 방식으로 생산한다.
### 2.3 폐쇄형 vs 오픈 파운드리 비교
| 구분 | 폐쇄형 파운드리 (Closed Foundry) | 오픈 파운드리 (Open Foundry) |
| :--- | :--- | :--- |
| **PDK 접근성** | [[NDA]] 체결 후 제한적 제공 | 오픈 소스 라이선스로 공개 제공 |
| **진입 장벽** | 매우 높음 (기업 규모, 계약 필요) | 매우 낮음 (개인, 학생, 스타트업 가능) |
| **설계 툴** | 고가의 상용 [[EDA]] 툴 중심 | 오픈 소스 [[EDA]] 툴 및 상용 툴 혼용 |
| **비용 구조** | 개별 계약 기반의 고비용 구조 | [[MPW]] 셔틀 기반의 비용 분담 구조 |
| **주요 목적** | 상업적 대량 생산 및 수익 극대화 | 연구 개발, 프로토타이핑, 생태계 확장 |
## 3. 주요 특징 및 장점
### 3.1 설계 진입 장벽 완화 및 비용 절감
과거에는 칩 하나를 제작하기 위해 수억 원 이상의 [[EDA]] 툴 라이선스 비용과 파운드리 계약 비용이 필요했다. 오픈 파운드리는 무료 PDK와 오픈 소스 툴을 제공함으로써, 대학 연구실이나 소규모 스타트업이 아이디어를 빠르게 실리콘으로 검증할 수 있는 환경을 제공한다.
### 3.2 하드웨어 오픈소스 생태계와의 시너지
오픈 소스 CPU 아키텍처인 **[[RISC-V]]**와 같은 프로젝트와 결합하여 강력한 시너지를 낸다. 설계 도면(RTL)부터 물리적 레이아웃, 그리고 실제 제조 공정까지 모든 단계가 오픈 소스로 이루어지는 'Full-stack Open Source Hardware' 구현이 가능해진다.
## 4. 주요 프로젝트 및 사례
### 4.1 Google과 SkyWater의 협업
구글(Google)은 미국 파운드리 업체인 스카이워터(SkyWater Technology)와 협력하여 SkyWater 130nm 공정의 PDK를 오픈 소스로 공개했다. 이는 산업계 최초의 시도로, 누구나 구글의 인프라와 스카이워터의 공정을 이용해 칩을 설계하고 제작할 수 있는 길을 열었다. 최근에는 130nm를 넘어 더 미세한 공정 노드로의 확장과 PDK 공개를 위한 논의가 지속적으로 이루어지고 있다.
### 4.2 Efabless 플랫폼
Efabless는 오픈 파운드리 생태계를 가속화하는 플랫폼으로, 설계자가 웹 기반 인터페이스를 통해 칩을 설계하고 [[MPW]] 셔틀에 참여할 수 있도록 돕는다. 특히 'Open MPW' 프로그램을 통해 연 수회 정기적인 셔틀 주기를 제공하며, 선정된 프로젝트에 대해 제작 비용을 지원하기도 한다.
### 4.3 실제 제작 사례
- **OpenLane**: 자동화된 디지털 설계 흐름을 통해 수많은 오픈 소스 [[RISC-V]] 코어가 실제 칩으로 구현되었다.
- **연구용 가속기**: 특정 AI 연산이나 암호화 알고리즘을 최적화한 소규모 가속기 칩들이 오픈 PDK를 통해 제작되어 성능이 검증되었다.
## 5. 기술적 세부 사항
### 5.1 오픈 소스 EDA 툴 목록
오픈 파운드리 환경에서 주로 사용되는 대표적인 오픈 소스 [[EDA]] 툴은 다음과 같다.
- **Magic**: VLSI 레이아웃 설계 및 편집 툴
- **Netgen**: LVS(Layout vs Schematic) 검증 툴
- **KLayout**: [[GDSII]] 파일 뷰어 및 편집기
- **OpenROAD**: RTL에서 [[GDSII]]까지의 과정을 자동화하는 통합 칩 설계 흐름 툴
- **Yosys**: Verilog RTL 합성(Synthesis) 툴
- **Ngspice**: 회로 시뮬레이션 툴
### 5.2 PDK 버전 관리 방식
오픈 PDK는 소프트웨어와 마찬가지로 지속적인 업데이트가 필요하며, 다음과 같은 방식으로 관리된다.
- **Git 기반 버전 관리**: GitHub 등의 저장소를 통해 PDK의 변경 사항을 추적하고 버전별 태그(Tag)를 부여하여 관리한다.
- **Semantic Versioning**: `Major.Minor.Patch` 형식을 사용하여 공정 규칙의 중대한 변경(Major)과 단순 버그 수정(Patch)을 명확히 구분한다.
- **Regression Test**: PDK 업데이트 시 기존에 설계된 칩의 동작이 변하지 않는지 확인하기 위해 표준 테스트 벤치를 활용한 회귀 테스트를 수행하여 안정성을 확보한다.
### 5.3 실제 칩 제작 비용 산정 사례 (추정치)
오픈 파운드리의 [[MPW]] 방식을 이용할 경우, 단독 제작 대비 비용이 획기적으로 낮아진다.
| 항목 | 단독 제작 (Full Mask) | 오픈 MPW (Shared Mask) | 비고 |
| :--- | :--- | :--- | :--- |
| **마스크 비용** | 수억 원 ~ 수십억 원 | 수백만 원 ~ 수천만 원 | 웨이퍼 면적 분할 사용 |
| **EDA 툴 비용** | 연간 수억 원 (상용) | 0원 (오픈 소스 활용 시) | 라이선스 비용 제거 |
| **제작 기간** | 수개월 | 3~6개월 (셔틀 주기) | 정해진 일정에 맞춰 제출 |
| **최종 비용** | 매우 높음 | 매우 낮음 | 소규모 프로토타입 최적화 |
*※ 위 수치는 공정 노드(예: 130nm)와 칩 면적에 따라 크게 달라질 수 있는 예시 값임.*
## 6. 한계점 및 도전 과제
### 6.1 공정 미세화(Scaling)의 한계
현재 오픈 파운드리는 주로 130nm와 같은 성숙 공정(Mature Process)에 집중되어 있다. 5nm, 3nm와 같은 최첨단 미세 공정은 제조 공법 자체가 극비 사항이며, PDK의 복잡도가 매우 높아 이를 오픈 소스화하는 데에는 기술적, 상업적 제약이 크다.
### 6.2 지식재산권(IP) 보호 및 보안
설계 도면이 공개되는 환경에서는 핵심 IP의 유출 위험이 존재한다. 또한, 하드웨어 트로이 목마(Hardware Trojan)와 같이 설계 단계에서 악의적인 회로가 삽입될 가능성에 대한 보안 검증 문제가 제기되며, 이에 대한 신뢰할 수 있는 검증 체계 마련이 시급하다.
### 6.3 수율 관리 및 품질 보증
상업적 파운드리는 엄격한 수율(Yield) 보증을 제공하지만, 오픈 파운드리 모델에서는 설계자의 숙련도 부족으로 인한 불량률 상승 가능성이 높으며, 이에 대한 책임 소재가 불분명할 수 있다.
## 7. 향후 전망 및 영향
오픈 파운드리는 **'반도체 민주화'**를 이끌 것으로 전망된다. 과거 거대 기업의 전유물이었던 칩 설계 능력이 개인과 소규모 연구 집단으로 확산되면서, 특정 목적에 최적화된 '도메인 특화 아키텍처(DSA)' 연구가 가속화될 것이다.
또한, 학계에서는 이론적 설계에 그치지 않고 실제 실리콘 칩으로 결과를 증명하는 'Tape-out' 중심의 교육 패러다임이 정착될 것이며, 이는 전 세계적으로 반도체 설계 인력을 양성하는 데 크게 기여할 것으로 보인다. 장기적으로는 오픈 소스 하드웨어 표준이 정립되어, 소프트웨어의 리눅스(Linux)와 같은 강력한 하드웨어 생태계가 구축될 가능성이 높다.